加载中…
端口 （必须保持与模块声明一致）
测试探针（测试台按层级路径读取）
SystolicArray 逐拍调试（参考模型）
代码
失败详情 （step 对应官方测试向量）
| step | 信号 | 期望 | 实际 |
|---|
波形对比（HDLBits 风格）
从 Nand 到 CPU —— 用 Verilog 重写 nand2tetris Hardware 项目
从 Nand 到 CPU —— 登录后开始做题